

锯齿波回环实验例程说明

1 实验简介

本实验练习将使用 PGL50H 开发板与“小眼睛科技”的 MES-ADDA 模块完成回环实验。

MES-ADDA 模块配有 MS9708 数模转换芯片和 MS9280 模数转换芯片，因此该模块同时具有数模转换、模数转换的功能

实验中的数模转换芯片 MS9708 支持 8bit 分辨率、最高 125MSPS 更新速度的数模转换。

实验中的模数转换芯片采用 MS9280 芯片,MS9280 是单芯片、单电源、10bit、35MSPS 模数转换器，MS9280 使用多级差分流水线架构，能够保证在 35MSPS 数据转换速率下，全温度范围内无失码。MES-ADDA 模块使用了 MS9280 的高 8 位，能在保证在数据不失真的情况下，减少带宽。




图1 MES-ADDA 模块

实验中我们使用 FPGA 开发板发送一组锯齿波数据，将其进行数模转换后，

再环路回来进行模数转换，接收模数转换后的数据。使用 debug 进行观察接收回的数字波形是否有锯齿波波形特征。

实验器件准备：

FPGA 开发板、MES-ADDA 模块。

实验流程如下：

- 1、进行代码的编写，生成 8bit 的锯齿波波形或从存入锯齿波波形的 ROM 中取波形数据。实验中使用计数器生成锯齿波波形数据
- 2、将 MES-ADDA 模块上的 DA 数模转换后的模拟输出与 AD 模数转换芯片的模拟输入连接在一起。
- 3、烧录程序。
- 4、使用 debug 抓取回环数据，观察数据是否具有锯齿波波形特征。

（并且由于器件特性，发送给 MS9708 的波形数据与抓取的从 MS9280 接收的波形数据，并不会完全相同，只需对照抓取的数据是否具有锯齿波波形特征即可）




图 2 实验流程图

MS9708 芯片参数：

- 8bit 分辨率(MS9708), 10bit 分辨率(MS9710), 14bit 分辨率(MS9714)
- 更新速率：125MSPS
- 功耗：175mW @ 5V 到 45mW @ 3V
- 掉电模式：20mW @ 5V

- 内部基准：1.2V
- 边沿触发锁存器
- TSSOP28 封装

MS9280 芯片参数：

- 10 bit、35 MSPS 流水线 ADC （只使用高 8bit 数据输入）
- 低功耗：90mV （3V 电源下）
- 宽工作范围：2.7V 到 5.5V
- 高线性度: DNL：0.2 LSB
- 低功耗控制模式
- 三态门输出
- 量化范围检测
- 内建钳位功能
- 高精度可编程基准电源

2、实验原理

MES-ADDA 模组采用的 D/A 芯片 MS9708 将 FPGA 提供的数字信号数据转换为模拟信号，但仍需要一些处理，首先需要经过一系列的低通滤波进行降噪处理，然后再经过两级运放进行幅值调节等处理，最后才能将模拟信号输出。

需注意的是，两级运放均采用的是负反馈的方式，并且第一级运放的反向输入端连接的为 D/A 芯片的互补输出端，因此实际输出的模拟信号与输入的数字信号数据对应的波形在相位上相差 180° 。

数模转换功能流程图如下：




图 3 DAC 转换流程

2.1、数模转换

2.1.1、DAC 芯片

DAC 芯片将数字信号转换为模拟信号，内部包含了一个 PMOD 电流源阵列，最大可产生 20mA 电流，芯片输出两路信号，DAC 电流输出 IOUTA、互补 DAC 电流输出 IOUTB，信号转换的计算方式如下，具体内容请参考 MS9708 数据手册。

$$IOUTA = (\text{DAC CODE}/256) \times IOUTFS \quad (1)$$

$$IOUTB = (255 - \text{DAC CODE})/256 \times IOUTFS \quad (2)$$

$$IOUTFS = 32 \times IREF \quad (3)$$

$$IREF = VREFIO / RSET \quad (4)$$

注：

1、RSET 为图中 R19，REFIO 接地，故使用的是内部 1.2V 基准，VREFIO 为 1.2V。

2、电阻 RSET 在原理图中为 R19。

DAC 芯片原理图如下图所示，详情请参考 MES-ADDA 原理图。




图 4 DAC 芯片

2.1.2、低通滤波电路

低通滤波电路主要用于滤波去噪，使输出波形更加圆滑，电路图如下图所示：




图 5 低通滤波电路

2.1.3、运算放大器

第一级负运算放大器主要将输出电流信号进行减法运算，并且转换为电压信号，输出电压幅值范围： $-1\text{v} \sim +1\text{v}$ 。

需注意的第一级运算放大器采用负反馈的方式，因此运放输出与 DAC 互补输出信号相位相差 180° 。

电路如下图所示：




图 6 第一级放大电路

第二级运算放大器可以通过对 W1 旋钮电阻的调节控制放大倍数。测试显示第二级放大电路输出电压控制在 $-5\text{V} \sim +5\text{V}$ 范围内，输出波形不失真。

须注意的是第二季运放仍采用负反馈的方式，运放输出与输入相位仍相差

180°。

设 W1 的阻值为 R_f ，输出电压 V_{out} ，输入电压 V_{in} ，它们的关系如下：

$$V_{out} = - (R_f/R_{17}) * V_{in};$$





图 7 第二级负反馈放大电路

旋钮电阻的旋钮位置如下：



2.1.4、信号输出接口

模拟信号输出有两个接口，一个为 SMA 接口，一个为测试点接口，位置为下图所标：



2.2、模数转换

由于 ADC 芯片的电气特性，输入的模拟信号需要先经过衰减电路后才能输入金 ADC 芯片中。


模数转换功能流程图如下：



图 8 ADC 转换流程

2.2.1、模拟信号输入接口

MES-ADDA 模组上共有两个模拟信号输入接口，其中一个接口为 SMA 接口，应注意的是两个接口不能同时使用，两个接口的具体位置如下图所示：



2.2.2、衰减电路

衰减电路的电路图如下图所示，详细内容请参考 MES-ADDA 原理图：




图 9 衰减电路

2.2.3、ADC 芯片

ADC 芯片用于将模拟信号转换为数字信号，MES-ADDA 模组使用 ADC 芯片输出数字信号的高八位传输给 FPGA，电路图示如下图所示：




图 10 ADC 芯片

3、程序设计

3.1、实验代码

代码中使用 PLL 生成 125MHz 时钟提供给 DAC 芯片，35MHz 时钟提供给 ADC 芯片，通过计数器生成锯齿波波形数据发送给 DAC 芯片。

```
module TOP(  
    input wire clk_50M ,  
    input wire rst_n ,  
    output wire ad_clk /* synthesis PAP_MARK_DEBUG="true" */,  
    input wire [7:0]ad_data /* synthesis PAP_MARK_DEBUG="true" */,  
    output wire [7:0]da_data /* synthesis PAP_MARK_DEBUG="true" */,  
    output wire da_clk/* synthesis PAP_MARK_DEBUG="true" */  
  
    );  
  
wire lock ;  
wire clk_125M ;  
wire clk_35M ;  
reg [7:0]cnt ;  
wire clk_10M ;  
  
assign da_clk = clk_35M ;  
assign da_data = cnt ;  
assign ad_clk = clk_35M ;  
  
ad_clock_125m u_pll (  
    .clkkin1(clk_50M),          // input  
    .lock(lock),              // output  
    .clkout0(clk_125M) ,      // output  
    .clkout1(clk_35M),        // output  
    .clkout2(clk_10M)         // output      // output  
);  
  
always @(negedge clk_10M or negedge rst_n) begin  
    if (~rst_n)  
        cnt <= 8'd0 ;  
    // else if (cnt == 8'd127)  
    //     cnt <= 8'd0 ;  
    else  
        cnt <= cnt - 1'b1 ;  
end
```

endmodule

3.2、debug 核设置




图 11 debug 设置 1




图 12 debug 设置 2




图 13 debug 设置 3

4、实验现象

4.1 观察实验结果前步骤

- 1、将 MES-ADDA 模块插入到 FPGA 开发板上（40pin 扩展脚位置），如图 14。
- 2、将 MES-ADDA 模块上 DA 模拟输出与 AD 模拟输入连接在一起如，如图 15。
- 4、代码烧录。
- 5、使用 debug 核观察环路回来的数据。




图 14 步骤一




图 15 步骤二

4.2 实验现象




图 16 实验结果