【verilog每日一练】第十六练：reg型存储器声明（二维数组）

题目：声明一个位宽为8，深度为32的二维数组变量ram

答案：reg [7:0]ram[31:0];
解析：reg ［wordsize ： 0］ array_name ［arraysize ： 0］;wordsize表示位宽，arraysize表示深度