社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
逻辑派z1
盘古EU22K
盘古484系列
盘古50Pro
盘古100Pro
资料获取
商城
远程硬件
联系我们
发布
发布文章
创建话题
创建版块
发布帖子
登录
注册
找回密码
社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
逻辑派z1
盘古EU22K
盘古484系列
盘古50Pro
盘古100Pro
资料获取
商城
远程硬件
联系我们
登录
注册
找回密码
分享
创建新话题
话题
DE
发布帖子
帖子数
1
阅读量
1
links
1个月前发布
1次阅读
关注
私信
显示链路:DE窗口与像素数据对齐验证
真实场景实验室只有一台旧显示器,借来做课程设计展示。发现有时图像错位,师兄建议把 DE/HSYNC/VSYNC 都加到观测里,一行一行核对。方法先在最小分辨率跑通逐步提高像素时钟,观察对齐情况记录每次调参的波形与结论fpga_debugger --signal de结论分段验证能...
通信模块
评分
回复
分享
发布文章
创建话题
创建版块
发布帖子
在手机上浏览此页面
登录
没有账号?立即注册
手机号或邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
注册