社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
FPGA远程实验室
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
视频学习教程
商城
远程硬件
联系我们
发布
创建话题
创建版块
发布帖子
登录
注册
找回密码
快速登录
社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
FPGA远程实验室
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
视频学习教程
商城
远程硬件
联系我们
登录
注册
找回密码
快速登录
分享
创建新版块
FPGA
FPGA初学者园地
帖子 110
互动 102
关注 8
为FPGA新手提供学习资源，包括语言基础、开发工具使用和简单实验，快速上手。
2名版主
发布
全部
最新发布
最新回复
热门
精华
pewm
1个月前更新
57次阅读
关注
私信
提问
扫描设备过程中重启应该怎么解决
在点击file-scan device后，电脑会报错，然后重启，这种应该怎么解决qwq
1
5
分享
鸟嘌呤
19天前更新
56次阅读
关注
私信
提问
在盘古50上配置ddr3与pcie ip时的问题
紫光-1.png
下载
png文件
464.9K 如图所示，配置ip并生成后编译没问题，但在工程中报错（Syntax Error Files)，ipsxb_rst_...
5
回复
分享
小眼睛FPGA
2个月前更新
54次阅读
关注
私信
提问
【开发板常见问题】从demo移植DDR3模块，出现时钟规划失败，报错
从demo移植DDR3模块，出现时钟规划失败，报错：
Place-0084: IO_CLOCK: the driver DDR3/u_ipsxb_ddrphy_pll_0/u_pll_e3/goppll ...
9
回复
分享
030
24天前更新
51次阅读
关注
私信
提问
synthesize阶段报这些错该怎么解决
基本上是40pin扩展口的引脚报的错，还有一些电平错误，按照原理图设置3.3v为什么报错？
评分
2
分享
小眼睛FPGA
2个月前更新
50次阅读
关注
私信
提问
【开发板常见问题】时钟信号从非时钟管脚输入出现报错
时钟信号从非时钟管脚输入出现报错
解决方法：物理约束增加PAP_CLOCK_DEDICATED_ROUTE属性约束
在用户在做 IO 约束的过程中，如 ...
评分
回复
分享
用户50737142
6天前发布
50次阅读
关注
私信
提问
下载求助
JTAG
我是在下载时遇到的异常，
E: Flow-0127: Process exits abnormally.
，我用的版本是PDS2022.2，板子是盘古200por+，而且我用的...
评分
2
分享
Turing丶
1个月前发布
48次阅读
关注
私信
提问
求助：核心板上的DDR3地址线与数据线连接问题！
板子型号为PL200H与100H：针对这两个型号的核心板来说提供的资料当中并没有核心板原理图，想要知道核心板的ddr是都是各自拥有完...
1
3
分享
用户16374284
23天前发布
47次阅读
关注
私信
求大佬帮忙看看哪里出问题了！
昨天还可以烧录调试的，今天中午就检测不到了，重新断电，关软件，上电，试了好多次都是这样，昨天好像烧录调试的过程中突然就显...
评分
3
分享
Kikyo
17天前更新
46次阅读
关注
私信
提问
111111111111
1
1
分享
D3eeee
31天前发布
42次阅读
关注
私信
已解决
求助：为什么有了top.v文件了，flow中还是没有compile选项？
如图，没有compile，也无法综合呀
2
1
分享
weesde
14天前发布
42次阅读
关注
私信
远程实验室
远程实验室有没有现成的约束，已经调试好几天了
3
2
分享
D3eeee
31天前更新
41次阅读
关注
私信
已解决
请问并口驱动程序安装失败怎么解决？
以管理员身份运行了也还是这样
评分
2
分享
yoooooung
26天前发布
41次阅读
关注
私信
提问
求助求助
在加了管脚约束之后进行布局布线，然后报了这样的错误，E: Place-0084: GLOBAL_CLOCK: the driver key_mode_ibuf/opit_1 fixed at IOLHR_16_1296 is unreasonable. Sub-optimal placement for a clock source and a clock buffer.请问是为什么
评分
1
分享
......
8天前发布
41次阅读
关注
私信
提问
用的是盘古50k+外接rk3568，准备给rk3568板子下载linux，驱动，rkdevtool，update.img都装好了，但是上板试验的时候，一直显示没有发现设备，怎么办。求助各位大佬
评分
2
分享
Datou21
25天前发布
40次阅读
关注
私信
提问
编译找不到vh文件
请问工程里明明有vh文件，也设置了vh文件的类型位Verilog Header，为什么报错说没有找到vh文件
评分
1
分享
用户39321192
13天前发布
40次阅读
关注
私信
哪里可以搞到PG2L200H-6FBB676的手册啊
评分
1
分享
鸟嘌呤
12天前发布
40次阅读
关注
私信
提问
求一份pcie ip核下载文件
想问一下哪里有紫光pcie ip的下载文件，我现在用的老的，我看新的有1.8的，如何获取？
评分
1
分享
小眼睛FPGA
2个月前发布
38次阅读
关注
私信
提问
【开发板常见问题】盘古开发板烧录不成功或扫不到器件排查思路
（1）驱动是否安装成功，设备管理器是否识别：通用串行总线控制器>usb serial converter
（2）核对jtag连接线序，对准接口，检测是否接反
（3）开发板是否正常上电，检查电源是否正常
（4）核心板和底板是否连接好，检测接触是否良好
10
1
分享
小眼睛FPGA
2个月前发布
37次阅读
关注
私信
提问
【开发板常见问题】烧录扫描外部flash识别成未知器件（0xb4018）
开发板采用芯天下的XT25BF128FSSIGU-W，需用户手动添加flash器件，操作参考开发板资料的《05_FPGA&CPLD的下载与固化.pdf》文档，不用管是不是在厂商列表，随便选一个，然后id复制上去添加就行了
1
回复
分享
米虫大人
2个月前发布
35次阅读
关注
私信
PG1K开发板使用问题
PG1K开发板使用问题
在测试PG1K的led_light例程时，输入时钟是40MHz，通过IP核工具添加PLL，相关参数设置如下：
Generate编译成...
评分
1
分享
上一页
1
2
3
4
…
6
下一页
归档
2026 年 3 月
2026 年 2 月
2026 年 1 月
2025 年 12 月
分类
FPGA远程实验室
PGX-LITE_7K
PGX-MINI_4K
PGX-NANO实验例程
RK3568+PG2L50H100H
其他资料
未分类
泰坦390H
泰坦70H
盘古1/2K
盘古100K-MINI
盘古22K
盘古50K
盘古50K实验
盘古676系列100Pro+
盘古EU22K
盘古EU22K实验例程
逻辑派Z1
香芋派开源开发板PG2L25
创建话题
创建版块
发布帖子
在手机上浏览此页面
登录
没有账号？立即注册
手机号或邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
社交账号登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
注册
扫码登录
使用
其它方式登录
或
注册
扫码登录
