社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
发布
发布文章
创建话题
创建版块
发布帖子
登录
注册
找回密码
社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
登录
注册
找回密码
关注
综合
版块
热门
精华
问答
投票
最新回复
最高评分
栏目
小眼睛FPGA
38天前发布
2次阅读
关注
私信
【verilog每日一练】第十七练：reg型存储器应用（二维数组）
题目：用verilog将变量ram_in的数值赋值给ram的arraysize为1的单元
答案：
解析：arraysize表示深度，此处ram也可理解为32个...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
2次阅读
关注
私信
【verilog每日一练】第十六练：reg型存储器声明（二维数组）
题目：声明一个位宽为8，深度为32的二维数组变量ram
答案：reg [7:0]ram[31:0];解析：reg ［wordsize ： 0］ array_name ［arraysize ： 0］;wordsize表示位宽，arraysize表示深度
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
1次阅读
关注
私信
【verilog每日一练】第十五练：识别信号边沿
题目：请用verilog实现signal信号上升沿的识别，每识别到上升沿将flag信号拉高1个时钟周期
答案：
解析：signal信号经过“打一拍...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
2次阅读
关注
私信
【verilog每日一练】第十四练：寄存器“打一拍”
题目：请用verilog实现寄存器“打一拍”，将信号延时1个时钟周期，默认signal与clk信号同步，参考波形如下：
答案：
解析：“打...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
1次阅读
关注
私信
【verilog每日一练】第十三练：计数器计时
题目：已知外部输入时钟信号clk为50MHz，请用verilog实现计数器的计时1秒钟，每间隔1秒输出一个clk时钟周期的脉冲信号flag，参考...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
1次阅读
关注
私信
【verilog每日一练】第十二练：变量位宽的选取
题目：定义一个reg型变量a，a的最大值为2000，则a的最小位宽需定义为多少
答案：reg [10:0]a;解析：在verilog中位宽指二进制数的位宽，十进制的2000转成二进制为：111 1101 0000，所以变量a最小位宽为11。通常在代码上会为变量再预留一部分位宽避免溢出，若数...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第十一练：二进制数值中1的个数奇偶判断
题目：用verilog实现变量flag为1表示变量a的数值中二进制1的个数是奇数，flag为0表示变量a的数值中二进制1的个数是偶数，比如：a...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【verilog每日一练】第十练：移位操作符的使用
题目：定义变量reg [7:0]a;reg [7:0]b;reg [7:0]c;暂不考虑溢出及小数，用移位操作符（<<、>>）实现b等于a乘以4的结...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
7次阅读
关注
私信
【verilog每日一练】第九练：基本逻辑运算符的使用
题目：用组合逻辑实现以下运算
答案：assign L=（A&&B）||（!A&&B）；
解析：verilog常用操作符如下，需注意多...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
6次阅读
关注
私信
【verilog每日一练】第八练：if_else语句优先级
题目：利用if_else语句中多个条件的优先级关系实现：将变量a[5:0]的十进制中的十位对应的数字提取出来，并且将十位对应的数字赋...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第七练：if_else语句的嵌套用法
题目：请用if_else嵌套语句实现：d的值为a,b,c三个数取其中最大数值
答案：
解析：if语句和else语句均支持嵌套用法
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【verilog每日一练】第六练：if_else语句基本用法
题目：请用if_else语句实现：c为a和b中的较大值
答案：
解析：if-else基本语法
FPGA初学者园地
5
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第五练：位拼接符的应用
题目：若1bit串行信号data_in按高位先发的顺序传输一个8bit的数据，data_en为使能信号，请用位拼接符实现串行数据的接收并输出接...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前更新
7次阅读
关注
私信
【verilog每日一练】第四练：位拼接符的使用
题目：请用位拼接符实现c[22:0]的表示，c的数值为：
答案：
解析： 位拼接运算符{ }用于将两个或多个信号拼接起来，中间用逗号...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
6次阅读
关注
私信
【verilog每日一练】第三练：“inout” 双向端口类型的使用
题目：verilog除了input和output的端口类型，还有inout双向端口，比如在IIC协议中sda为双向信号。若sda在sda_out_en为1时输出sda...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
6次阅读
关注
私信
【verilog每日一练】第二练：变量之间的三目运算练习
问题：设变量a，b，c，请用三目运算符实现：c的值为a和b两者较大的数值
答案：assign c=(a>b)?a:b;
解析：condition_expr?true_expr1:false_expr2;
condition_expr为逻辑真则结果为true_expr1，condition_expr为逻辑假则结果为false_expr2
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
6次阅读
关注
私信
【verilog每日一练】第一练：如何区分＜=表示的含义
题目：请描述以下两种方法产生的信号有何区别
答案：根据“<=”所在语句，在赋值语句中表示非阻塞赋值，在条件判断语句中表示...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前更新
247次阅读
关注
私信
【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之DDR3 IP简单读写测试（六）
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处
适用于板卡型号：
紫光同创PGL22G开...
+55
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之数码管动态显示（五）
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处
适用于板卡型号：
紫光同创PGL22G开...
+6
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之数码管静态显示（四）
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处
适用于板卡型号：
紫光同创PGL22G开...
+2
FPGA初学者园地
评分
回复
分享
上一页
1
2
3
4
5
6
下一页
热门推荐
links
8天前
0
重新下载安装包换个路径试试
fran
10天前
0
[图片] 你好为什么这个虚拟网卡下载失败啊
links
19天前
0
问题描述不够清晰，pllclk作用在什么地方，当前情况下是否你现在的 clk_ibuf 被放在了普通 IO
小文同学
24天前
0
求助，我这边按照这个步骤上板验证，步骤5之后掉电重启会回退到黄金位流；而在步骤5之后上位机再发送打开开关使能命令，掉电重启跑的才是应用位流，这是什么原因呢
国家特级不保护废物
3个月前
0
【课堂讨论】经验分享：JTAG频率与连接排查记录：先验证最小化路径，再扩展到完整方案。
Turing
3个月前
0
【课堂讨论】经验分享：FFT_IP仿真异常综合排查：先验证最小化路径，再扩展到完整方案。
links
3个月前
0
【课堂讨论】经验分享：显示屏RGB格式与时钟对齐笔记：先验证最小化路径，再扩展到完整方案。
realnewcomer
3个月前
0
【课堂讨论】经验分享：ADDA引脚与FPGA约束实操：先验证最小化路径，再扩展到完整方案。
发布文章
创建话题
创建版块
发布帖子
在手机上浏览此页面
登录
没有账号？立即注册
手机号或邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
注册
links
8天前0
重新下载安装包换个路径试试fran 10天前0
[图片] 你好为什么这个虚拟网卡下载失败啊links
19天前0
问题描述不够清晰，pllclk作用在什么地方，当前情况下是否你现在的 clk_ibuf 被放在了普通 IO小文同学 24天前0
求助，我这边按照这个步骤上板验证，步骤5之后掉电重启会回退到黄金位流；而在步骤5之后上位机再发送打开开关使能命令，掉电重启跑的才是应用位流，这是什么原因呢国家特级不保护废物
3个月前0
【课堂讨论】经验分享：JTAG频率与连接排查记录：先验证最小化路径，再扩展到完整方案。Turing 3个月前0
【课堂讨论】经验分享：FFT_IP仿真异常综合排查：先验证最小化路径，再扩展到完整方案。links
3个月前0
【课堂讨论】经验分享：显示屏RGB格式与时钟对齐笔记：先验证最小化路径，再扩展到完整方案。realnewcomer 3个月前0
【课堂讨论】经验分享：ADDA引脚与FPGA约束实操：先验证最小化路径，再扩展到完整方案。