逻辑矩阵技术社区
  • 社区首页
  • 论坛版块
  • 问答专区
  • 文档中心
    盘古22K
    盘古50K
    盘古50K实验例程
    盘古100K-MINI
    盘古676系列100Pro+
    RK3568+PG2L50H100H
    泰坦70H
    泰坦390H
    PGX-NANO
    PGX-NANO实验例程
    逻辑派z1
    盘古1/2K
    PGX-MINI_4K
    PGX-LITE_7K
    香芋派开源开发板PG2L25
    盘古EU22K
    盘古EU22K实验例程
    FPGA远程实验室
    盘古484系列
    盘古50Pro
    盘古100Pro
    其他资料
  • 资料获取
  • 视频学习教程
  • 商城
  • 远程硬件
  • 联系我们
发布
创建话题创建版块发布帖子
    • 登录
      注册
      找回密码

      快速登录

逻辑矩阵技术社区
  • 社区首页
  • 论坛版块
  • 问答专区
  • 文档中心
    盘古22K
    盘古50K
    盘古50K实验例程
    盘古100K-MINI
    盘古676系列100Pro+
    RK3568+PG2L50H100H
    泰坦70H
    泰坦390H
    PGX-NANO
    PGX-NANO实验例程
    逻辑派z1
    盘古1/2K
    PGX-MINI_4K
    PGX-LITE_7K
    香芋派开源开发板PG2L25
    盘古EU22K
    盘古EU22K实验例程
    FPGA远程实验室
    盘古484系列
    盘古50Pro
    盘古100Pro
    其他资料
  • 资料获取
  • 视频学习教程
  • 商城
  • 远程硬件
  • 联系我们
登录
注册
找回密码

快速登录

  • 关注
  • 综合
  • 版块
  • 热门
  • 精华
  • 问答
  • 投票
  • 最新回复
  • 最高评分
  • 栏目

小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前更新13次阅读
关注私信

【verilog每日一练】第四练:位拼接符的使用

题目:请用位拼接符实现c[22:0]的表示,c的数值为:
答案:
解析: 位拼接运算符{ }用于将两个或多个信号拼接起来,中间用逗号...
【verilog每日一练】第四练:位拼接符的使用-逻辑矩阵技术社区【verilog每日一练】第四练:位拼接符的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布7次阅读
关注私信

【verilog每日一练】第五练:位拼接符的应用

题目:若1bit串行信号data_in按高位先发的顺序传输一个8bit的数据,data_en为使能信号,请用位拼接符实现串行数据的接收并输出接...
【verilog每日一练】第五练:位拼接符的应用-逻辑矩阵技术社区【verilog每日一练】第五练:位拼接符的应用-逻辑矩阵技术社区【verilog每日一练】第五练:位拼接符的应用-逻辑矩阵技术社区【verilog每日一练】第五练:位拼接符的应用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布9次阅读
关注私信

【verilog每日一练】第六练:if_else语句基本用法

题目:请用if_else语句实现:c为a和b中的较大值
答案:
解析:if-else基本语法
【verilog每日一练】第六练:if_else语句基本用法-逻辑矩阵技术社区【verilog每日一练】第六练:if_else语句基本用法-逻辑矩阵技术社区【verilog每日一练】第六练:if_else语句基本用法-逻辑矩阵技术社区
FPGA初学者园地
5
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布6次阅读
关注私信

【verilog每日一练】第七练:if_else语句的嵌套用法

题目:请用if_else嵌套语句实现:d的值为a,b,c三个数取其中最大数值
答案:
解析:if语句和else语句均支持嵌套用法
【verilog每日一练】第七练:if_else语句的嵌套用法-逻辑矩阵技术社区【verilog每日一练】第七练:if_else语句的嵌套用法-逻辑矩阵技术社区【verilog每日一练】第七练:if_else语句的嵌套用法-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布14次阅读
关注私信

【verilog每日一练】第八练:if_else语句优先级

题目:利用if_else语句中多个条件的优先级关系实现:将变量a[5:0]的十进制中的十位对应的数字提取出来,并且将十位对应的数字赋...
【verilog每日一练】第八练:if_else语句优先级-逻辑矩阵技术社区【verilog每日一练】第八练:if_else语句优先级-逻辑矩阵技术社区【verilog每日一练】第八练:if_else语句优先级-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布10次阅读
关注私信

【verilog每日一练】第九练:基本逻辑运算符的使用

题目:用组合逻辑实现以下运算
答案:assign L=(A&&B)||(!A&&B);
解析:verilog常用操作符如下,需注意多...
【verilog每日一练】第九练:基本逻辑运算符的使用-逻辑矩阵技术社区【verilog每日一练】第九练:基本逻辑运算符的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布8次阅读
关注私信

【verilog每日一练】第十练:移位操作符的使用

题目:定义变量reg [7:0]a;reg [7:0]b;reg [7:0]c;暂不考虑溢出及小数,用移位操作符(<<、>>)实现b等于a乘以4的结...
【verilog每日一练】第十练:移位操作符的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布7次阅读
关注私信

【verilog每日一练】第十一练:二进制数值中1的个数奇偶判断

题目:用verilog实现变量flag为1表示变量a的数值中二进制1的个数是奇数,flag为0表示变量a的数值中二进制1的个数是偶数,比如:a...
【verilog每日一练】第十一练:二进制数值中1的个数奇偶判断-逻辑矩阵技术社区【verilog每日一练】第十一练:二进制数值中1的个数奇偶判断-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布3次阅读
关注私信

【verilog每日一练】第十二练:变量位宽的选取

题目:定义一个reg型变量a,a的最大值为2000,则a的最小位宽需定义为多少
答案:reg [10:0]a;解析:在verilog中位宽指二进制数的位宽,十进制的2000转成二进制为:111 1101 0000,所以变量a最小位宽为11。通常在代码上会为变量再预留一部分位宽避免溢出,若数...
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布3次阅读
关注私信

【verilog每日一练】第十三练:计数器计时

题目:已知外部输入时钟信号clk为50MHz,请用verilog实现计数器的计时1秒钟,每间隔1秒输出一个clk时钟周期的脉冲信号flag,参考...
【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布6次阅读
关注私信

【verilog每日一练】第十四练:寄存器“打一拍”

题目:请用verilog实现寄存器“打一拍”,将信号延时1个时钟周期,默认signal与clk信号同步,参考波形如下:
答案:
解析:“打...
【verilog每日一练】第十四练:寄存器“打一拍”-逻辑矩阵技术社区【verilog每日一练】第十四练:寄存器“打一拍”-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布2次阅读
关注私信

【verilog每日一练】第十五练:识别信号边沿

题目:请用verilog实现signal信号上升沿的识别,每识别到上升沿将flag信号拉高1个时钟周期
答案:
解析:signal信号经过“打一拍...
【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布4次阅读
关注私信

【verilog每日一练】第十六练:reg型存储器声明(二维数组)

题目:声明一个位宽为8,深度为32的二维数组变量ram
答案:reg [7:0]ram[31:0];解析:reg [wordsize : 0] array_name [arraysize : 0];wordsize表示位宽,arraysize表示深度
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布2次阅读
关注私信

【verilog每日一练】第十七练:reg型存储器应用(二维数组)

题目:用verilog将变量ram_in的数值赋值给ram的arraysize为1的单元
答案:
解析:arraysize表示深度,此处ram也可理解为32个...
【verilog每日一练】第十七练:reg型存储器应用(二维数组)-逻辑矩阵技术社区【verilog每日一练】第十七练:reg型存储器应用(二维数组)-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布4次阅读
关注私信

【verilog每日一练】第十八练:generate-for语句的使用

题目:若信号test_in[7:0]表示8bit测试信号,需定义8个计数器对每1bit输入信号进行计数,若其中1bit测试信号为高电平,则对应的...
【verilog每日一练】第十八练:generate-for语句的使用-逻辑矩阵技术社区【verilog每日一练】第十八练:generate-for语句的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布3次阅读
关注私信

【verilog每日一练】第十九练:变量命名原则

题目:以下变量名定义不正确的是:
A、clk B、8counter C、_net D、bus_A
答案:B解析:verilog变量的命名由字母、下划线和数字三种字符构成,并且以英文字母或下划线开始,不能数字开始,且不能与关键字一致
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布2次阅读
关注私信

【verilog每日一练】第二十练:case语句的使用

题目:用case语句实现8段数码管对应数字显示的控制,4bit的dig信号表示应显示的数字(0~9),8bit的seg信号表示数码管8段led的控...
【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布9次阅读
关注私信

【verilog每日一练】第二十一练:parameter声明常量

题目:时钟频率是中代码计时计数器的重要参数,为提高代码的可读性及移植性,可通过一个参数定义时钟频率参数,请用parameter定...
【verilog每日一练】第二十一练:parameter声明常量-逻辑矩阵技术社区【verilog每日一练】第二十一练:parameter声明常量-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布3次阅读
关注私信

【verilog每日一练】第二十二练:参数传递

题目:基于上一题目模块中定义的parameter参数,在例化该模块时实现参数传递
答案:
解析:通过模块例化可实现参数传递,若模...
【verilog每日一练】第二十二练:参数传递-逻辑矩阵技术社区【verilog每日一练】第二十二练:参数传递-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-小有名气-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
2个月前发布3次阅读
关注私信

【verilog每日一练】第二十三练:条件编译的使用

题目:请用verilog实现时钟频率的参数CLK_FRE在仿真的条件下数值为500,在实际条件下数值为50_000_000
答案:
解析:在编译工...
【verilog每日一练】第二十三练:条件编译的使用-逻辑矩阵技术社区【verilog每日一练】第二十三练:条件编译的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
上一页1…5678910下一页跳转

  • 热门推荐

用户53901317的头像-逻辑矩阵技术社区

用户539013171小时前0

就是上板子的实验会少一些吗???感觉比一般的仿真验证难多了
用户70535929的头像-逻辑矩阵技术社区

用户705359295小时前0

我去我也刚买的rk3568,还不知道怎么和盘古50k连接上
爪云的头像-逻辑矩阵技术社区

爪云徽章-初出茅庐-逻辑矩阵技术社区20小时前0

我是按例程改的。如果黑屏的话先看HDMI芯片配置有没有问题看那个绑的led灯。如果是黑白屏的话用debugger抓一下HDMI的输入。大概率是输入一直是0的原因。输入是0也是HDMI芯片出问题了。换别电脑做输入源试试,我的工程就我的电脑可以正常显示,给队友也显示不了,我也不知道什么原因
用户75618739的头像-逻辑矩阵技术社区

用户75618739前天0

核心板的时钟复位引脚之类的资料有吗
用户46543417的头像-逻辑矩阵技术社区

用户46543417前天0

同学,请问你下载过了吗?有正常显示吗?
sean的头像-逻辑矩阵技术社区

sean徽章-初出茅庐-逻辑矩阵技术社区2天前0

兄弟你是怎么调的,我也没调出来
王zihan的头像-逻辑矩阵技术社区

王zihan3天前0

现在还能进行那个技术测试吗
用户46543417的头像-逻辑矩阵技术社区

用户465434173天前0

我现在重新录入了几遍程序,现在有现象了,但是HDMI显示屏是黑白竖线(分层的黑白竖线,明显有两条横线将实现分开,并分层),然后LED0闪烁,LED1,LED2,LED3常亮,请问这种情况正常吗?是因为不能直接连接电脑传输吗?还是因为什么其他的原因吗?求[图片]
  • 逻辑矩阵技术社区

    逻辑矩阵技术社区

    逻辑矩阵技术社区是硬核工程师的聚集地,聚焦ARM、FPGA、SOPC与AI算力,覆盖从芯片到系统的全链路技术,共创未来。
  • 友链申请 免责声明 广告合作 关于我们

    Copyright © 2025 ·  粤ICP备2022019881号-2
  • 扫码加客服微信-逻辑矩阵技术社区

    扫码加客服微信

    扫码关注订阅号-逻辑矩阵技术社区

    扫码关注订阅号
创建话题创建版块发布帖子
扫码添加微信-逻辑矩阵技术社区
在手机上浏览此页面

登录
没有账号?立即注册
手机号或邮箱
验证码
账号密码登录
用户名/手机号/邮箱
登录密码
找回密码 | 免密登录

社交账号登录

注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
设置密码
扫码登录
使用其它方式登录或注册扫码登录