社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
盘古EU22K
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
发布
发布文章
创建话题
创建版块
发布帖子
登录
注册
找回密码
社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
盘古EU22K
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
登录
注册
找回密码
579
3
更多资料
搜索内容
小眼睛FPGA
1枚徽章
广东
版主
关注
私信
帖子
55
文章
0
评论
0
粉丝
3
收藏
0
版块
1
发布
55
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
小眼睛FPGA
8天前发布
6次阅读
关注
私信
提问
【开发板常见问题】盘古开发板烧录不成功或扫不到器件排查思路
（1）驱动是否安装成功，设备管理器是否识别：通用串行总线控制器>usb serial converter
（2）核对jtag连接线序，对准接口，检测是否接反
（3）开发板是否正常上电，检查电源是否正常
（4）核心板和底板是否连接好，检测接触是否良好
FPGA初学者园地
10
1
分享
小眼睛FPGA
8天前发布
4次阅读
关注
私信
提问
【开发板常见问题】Compa系列如何将比特流文件固化到内部flash
右击器件中的【Flash】，选择【Program】
FPGA初学者园地
6
回复
分享
小眼睛FPGA
9天前发布
4次阅读
关注
私信
【verilog每日一练】第六练：if_else语句基本用法
题目：请用if_else语句实现：c为a和b中的较大值
答案：
解析：if-else基本语法
FPGA初学者园地
5
回复
分享
小眼睛FPGA
8天前发布
5次阅读
关注
私信
提问
【开发板常见问题】如何查找IP使用文档
FPGA初学者园地
1
回复
分享
小眼睛FPGA
9天前更新
6次阅读
关注
私信
【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之点亮LED灯（一）
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处
适用于板卡型号：
紫光同创PGL22G开...
+13
FPGA初学者园地
1
回复
分享
小眼睛FPGA
8天前发布
3次阅读
关注
私信
提问
【开发板常见问题】盘古开发板连接烧录器，无法加载驱动
确认软件安装时是否关闭杀毒软件，驱动安装是否成功，部分win11系统出现此问题，需在系统设置-内核隔离-关闭内存完整性-系统重启
FPGA初学者园地
1
回复
分享
小眼睛FPGA
8天前发布
3次阅读
关注
私信
提问
【开发板常见问题】烧录扫描外部flash识别成未知器件（0xb4018）
开发板采用芯天下的XT25BF128FSSIGU-W，需用户手动添加flash器件，操作参考开发板资料的《05_FPGA&CPLD的下载与固化.pdf》文档，不用管是不是在厂商列表，随便选一个，然后id复制上去添加就行了
FPGA初学者园地
1
回复
分享
小眼睛FPGA
8天前更新
5次阅读
关注
私信
提问
【开发板常见问题】从demo移植DDR3模块，出现时钟规划失败，报错
从demo移植DDR3模块，出现时钟规划失败，报错：
Place-0084: IO_CLOCK: the driver DDR3/u_ipsxb_ddrphy_pll_0/u_pll_e3/goppll ...
FPGA初学者园地
1
回复
分享
小眼睛FPGA
8天前发布
3次阅读
关注
私信
提问
【开发板常见问题】HDMI环路例程显示问题排查思路
HDMI环路例程显示问题排查思路：
显示器是否使用VGA转接头，转接头不支持
HDMI输入接口连接信号源后再启动程序配置HDMI芯片
MS7200和MS7210是否配置成功（led_int）
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
8天前发布
4次阅读
关注
私信
提问
【开发板常见问题】不同版本软件打开工程报错
通常高版本软件可以打开低版本软件的工程，可能会遇到打开user constrain editor会出现以下报错，工程重新compile生成.adf文件即...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
8天前发布
3次阅读
关注
私信
【verilog每日一练】第二十四练：变量位宽截取语法
题目：使用变量[起始地址 +: 数据位宽]，变量[结束地址 -: 数据位宽] 的语法截取变量部分的位宽，如以下代码：
请写出以下位宽截...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
8天前更新
14次阅读
关注
私信
提问
【开发板常见问题】时钟信号从非时钟管脚输入出现报错
时钟信号从非时钟管脚输入出现报错
解决方法：物理约束增加PAP_CLOCK_DEDICATED_ROUTE属性约束
在用户在做 IO 约束的过程中，如 ...
FPGA初学者园地
评分
回复
分享
加载更多
发布文章
创建话题
创建版块
发布帖子
在手机上浏览此页面
登录
没有账号？立即注册
手机号或邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
注册
