社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
发布
发布文章
创建话题
创建版块
发布帖子
登录
注册
找回密码
社区首页
论坛版块
问答专区
文档中心
盘古22K
盘古50K
盘古50K实验例程
盘古100K-MINI
盘古676系列100Pro+
RK3568+PG2L50H100H
泰坦70H
泰坦390H
PGX-NANO
PGX-NANO实验例程
逻辑派z1
盘古1/2K
PGX-MINI_4K
PGX-LITE_7K
香芋派开源开发板PG2L25
盘古EU22K
盘古EU22K实验例程
盘古484系列
盘古50Pro
盘古100Pro
其他资料
资料获取
商城
远程硬件
联系我们
登录
注册
找回密码
关注
综合
版块
热门
精华
问答
投票
最新回复
最高评分
栏目
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【verilog每日一练】第六练：if_else语句基本用法
题目：请用if_else语句实现：c为a和b中的较大值
答案：
解析：if-else基本语法
FPGA初学者园地
5
回复
分享
小眼睛FPGA
38天前发布
5次阅读
关注
私信
【verilog每日一练】第十练：移位操作符的使用
题目：定义变量reg [7:0]a;reg [7:0]b;reg [7:0]c;暂不考虑溢出及小数，用移位操作符（<<、>>）实现b等于a乘以4的结...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
37天前发布
5次阅读
关注
私信
【verilog每日一练】第二十四练：变量位宽截取语法
题目：使用变量[起始地址 +: 数据位宽]，变量[结束地址 -: 数据位宽] 的语法截取变量部分的位宽，如以下代码：
请写出以下位宽截...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
37天前发布
5次阅读
关注
私信
【verilog每日一练】第二十五练：function的使用
题目：用function实现a，b，c三个输入数据取最大值
答案：
解析： function函数定义语法如下：
若需使用参考答案中的函数，参考...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
37天前发布
5次阅读
关注
私信
【verilog每日一练】第三十练：repeat(n)@(posedge clk)和“#”控制仿真信号延时的区别
题目：请描述以下两种方法产生的信号有何区别
答案：
“#”是按仿真时间单位来控制rst_n信号的变化；repeat(n)@(posedge clk)是...
FPGA初学者园地
评分
回复
分享
Harrison_ee
4个月前发布
4次阅读
关注
私信
实战笔记：JTAG频率微调与误差分析
JTAG
项目背景校赛视觉小车项目，预算有限只买了便携 JTAG 下载器。宿舍里用多孔插排，供电有波动。实验在机房用稳压电源，频率 6MHz 基本稳定宿舍环境下改为 3MHz，误码率显著下降更换短线缆并固定接口，进一步提升稳定性set_clock -frequency 3MHz结论学生场景下...
FPGA在通信中的应用
评分
回复
分享
快乐星猫
4个月前发布
4次阅读
关注
私信
PG2L100H：最小系统接入与时序（一）
PG2L100H
社团项目相机采集作为校赛前期任务，先用最小系统跑通，记录带宽与帧率，再扩展到完整链路。建议：每次修改都备份配置，防止回不去。
ARM开发板评测
评分
回复
分享
hello world
3个月前发布
4次阅读
关注
私信
脚本：CI环境下的仿真超时控制
CI
时间管理夜里跑 CI，设置用例超时，避免早上查看时发现流水线卡住。失败用例汇总到一个报告便于课堂讨论。
开源硬件项目
评分
回复
分享
国家特级不保护废物
3个月前发布
4次阅读
关注
私信
MS7200：温度漂移与参数补偿
MS7200
实验室空调时段空调关闭时设备温度上升明显，性能受影响。我们在报告中记录温度与参数调整的关系，建议在空调时段做关键测试。
SOPC项目实践
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第五练：位拼接符的应用
题目：若1bit串行信号data_in按高位先发的顺序传输一个8bit的数据，data_en为使能信号，请用位拼接符实现串行数据的接收并输出接...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第七练：if_else语句的嵌套用法
题目：请用if_else嵌套语句实现：d的值为a,b,c三个数取其中最大数值
答案：
解析：if语句和else语句均支持嵌套用法
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第十一练：二进制数值中1的个数奇偶判断
题目：用verilog实现变量flag为1表示变量a的数值中二进制1的个数是奇数，flag为0表示变量a的数值中二进制1的个数是偶数，比如：a...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
38天前发布
4次阅读
关注
私信
【verilog每日一练】第二十一练：parameter声明常量
题目：时钟频率是中代码计时计数器的重要参数，为提高代码的可读性及移植性，可通过一个参数定义时钟频率参数，请用parameter定...
FPGA初学者园地
评分
回复
分享
小眼睛FPGA
37天前发布
4次阅读
关注
私信
【verilog每日一练】第二十九练：testbench编写基本结构
题目：根据如下模块，编写对应的testbench文件
答案：
解析：testbench基本结构：1.仿真时间单位/时间精度 `timescale...
FPGA初学者园地
评分
回复
分享
Harrison_ee
4个月前发布
3次阅读
关注
私信
经验分享：FFT_IP仿真异常综合排查
FFT
问题描述使用 logos 系列 FFT IP 在 1024 点、16 位精度配置下，时序仿真通过但输出谱峰值与期望差异 3.2dB。更换为 logo2s FFT v1.2 后结果正确。环境IP：logos FFT vX.Y / logo2s FFT v1.2仿真：ModelSim 2020.x输入：单音正弦，Fs=48kHz，Fin=1kHz测试脚本...
ARM高级应用
评分
回复
分享
hello world
4个月前发布
3次阅读
关注
私信
经验分享：显示屏RGB格式与时钟对齐笔记
RGB565
现象接入 7 寸 RGB 显示屏后，背景网格与坐标轴可正常绘制，但图像内容出现偏色与抖动。环境接口：RGB888 输出，屏期望 RGB565像素时钟：33MHz同步信号：DE、HSYNC、VSYNC排查步骤确认颜色格式不一致，增加转换模块 RGB888 → RGB565在 Debugger 加入 DE/HSYN...
ARM开发板评测
评分
回复
分享
orange
4个月前发布
3次阅读
关注
私信
经验分享：MS7200/MS7210 led_int配置检查
MS7200
目标验证 led_int 在不同状态下是否正确响应。步骤初始化寄存器并置位 led_int=1读取返回值并记录变化异常时检查写入时序与依赖寄存器ms7200_init --set led_int=1
ms7200_read --reg led_int结论加入可视化面板可快速确认配置是否生效。
AI算法与模型
评分
回复
分享
Harrison_ee
4个月前发布
3次阅读
关注
私信
脚本化：统一仿真流程与日志格式
脚本
社团CI用社团服务器跑 GitLab CI，每晚定时回归仿真用例，第二天上课前在群里推送报告。效果：大家不用抢机房电脑，错误集中反馈。
SOPC项目实践
评分
回复
分享
国家特级不保护废物
3个月前发布
3次阅读
关注
私信
wifi：rtl8723du省电策略的副作用
rtl8723du
校园环境图书馆与寝室网络策略不同，省电开启在寝室还好，但在图书馆会频繁断连。建议按场景切换策略。
FPGA在通信中的应用
评分
回复
分享
links
4个月前发布
2次阅读
关注
私信
经验分享：ADDA引脚与FPGA约束实操
ADDA
背景ADDA 模块插接 40pin 接口，需要与 FPGA IO 做一一映射并校验采/数转换链路。约束示例NET ADC_IN0 LOC=PIN_1
NET ADC_IN1 LOC=PIN_2
NET DAC_OUT0 LOC=PIN_10验证方法在约束生效后，使用 Debugger 抓取对应管脚波形做直通环路测试，确认采样与回放路径结...
SOPC设计基础
评分
回复
分享
上一页
1
…
3
4
5
6
下一页
热门推荐
links
8天前
0
重新下载安装包换个路径试试
fran
10天前
0
[图片] 你好为什么这个虚拟网卡下载失败啊
links
19天前
0
问题描述不够清晰，pllclk作用在什么地方，当前情况下是否你现在的 clk_ibuf 被放在了普通 IO
小文同学
24天前
0
求助，我这边按照这个步骤上板验证，步骤5之后掉电重启会回退到黄金位流；而在步骤5之后上位机再发送打开开关使能命令，掉电重启跑的才是应用位流，这是什么原因呢
国家特级不保护废物
3个月前
0
【课堂讨论】经验分享：JTAG频率与连接排查记录：先验证最小化路径，再扩展到完整方案。
Turing
3个月前
0
【课堂讨论】经验分享：FFT_IP仿真异常综合排查：先验证最小化路径，再扩展到完整方案。
links
3个月前
0
【课堂讨论】经验分享：显示屏RGB格式与时钟对齐笔记：先验证最小化路径，再扩展到完整方案。
realnewcomer
3个月前
0
【课堂讨论】经验分享：ADDA引脚与FPGA约束实操：先验证最小化路径，再扩展到完整方案。
发布文章
创建话题
创建版块
发布帖子
在手机上浏览此页面
登录
没有账号？立即注册
手机号或邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
注册
links
8天前0
重新下载安装包换个路径试试fran 10天前0
[图片] 你好为什么这个虚拟网卡下载失败啊links
19天前0
问题描述不够清晰，pllclk作用在什么地方，当前情况下是否你现在的 clk_ibuf 被放在了普通 IO小文同学 24天前0
求助，我这边按照这个步骤上板验证，步骤5之后掉电重启会回退到黄金位流；而在步骤5之后上位机再发送打开开关使能命令，掉电重启跑的才是应用位流，这是什么原因呢国家特级不保护废物
3个月前0
【课堂讨论】经验分享：JTAG频率与连接排查记录：先验证最小化路径，再扩展到完整方案。Turing 3个月前0
【课堂讨论】经验分享：FFT_IP仿真异常综合排查：先验证最小化路径，再扩展到完整方案。links
3个月前0
【课堂讨论】经验分享：显示屏RGB格式与时钟对齐笔记：先验证最小化路径，再扩展到完整方案。realnewcomer 3个月前0
【课堂讨论】经验分享：ADDA引脚与FPGA约束实操：先验证最小化路径，再扩展到完整方案。