论坛首页-逻辑矩阵技术社区-第12页

等级-LV3-逻辑矩阵技术社区

8个月前发布11次阅读

FFT：固定点与浮点的选择

FFT 课程讨论课堂上老师建议先用浮点验证算法，再转定点做资源优化。我们整理了两套测试用例，便于对比。

项目协作与反馈

评分

等级-LV1-逻辑矩阵技术社区

9个月前发布10次阅读

MS7200：寄存器读取与阈值校验

MS7200 课程设计板用学校配发的课程设计板做实验，发现边界值时配置不生效。加了阈值校验与范围检查后稳定了。心得：把读回值也记录到日志里，方便老师审核。

项目协作与反馈

评分

等级-LV1-逻辑矩阵技术社区

17天前发布8次阅读

小眼睛企业赛题

朋友们，CoreMark性能跑分验证怎么做呀？让参考CoreMark移植指南，但是没找到这个指南呢

FPGA初学者园地

评分

等级-LV1-逻辑矩阵技术社区

8个月前发布7次阅读

wifi：驱动回滚后的稳定性观察

rtl8723du 宿舍路由器宿舍自购路由器与校园网策略不完全兼容，回滚驱动后稳定性更好。建议汇总日志并与网管沟通。

SOPC工具与资源

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布7次阅读

【verilog每日一练】第二十三练：条件编译的使用

题目：请用verilog实现时钟频率的参数CLK_FRE在仿真的条件下数值为500，在实际条件下数值为50_000_000
答案：
解析：在编译工...

【verilog每日一练】第二十三练：条件编译的使用-逻辑矩阵技术社区

【verilog每日一练】第二十三练：条件编译的使用-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV1-逻辑矩阵技术社区

7天前发布7次阅读

debug显示一直处于复位状态-逻辑矩阵技术社区

提问debug显示一直处于复位状态

JTAG 程序可以下载进去，但是调试时debug显示一直处于复位状态，有可能是什么原因

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十二练：变量位宽的选取

题目：定义一个reg型变量a，a的最大值为2000，则a的最小位宽需定义为多少
答案：reg [10:0]a;解析：在verilog中位宽指二进制数的位宽，十进制的2000转成二进制为：111 1101 0000，所以变量a最小位宽为11。通常在代码上会为变量再预留一部分位宽避免溢出，若数...

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十三练：计数器计时

题目：已知外部输入时钟信号clk为50MHz，请用verilog实现计数器的计时1秒钟，每间隔1秒输出一个clk时钟周期的脉冲信号flag，参考...

【verilog每日一练】第十三练：计数器计时-逻辑矩阵技术社区

【verilog每日一练】第十三练：计数器计时-逻辑矩阵技术社区

【verilog每日一练】第十三练：计数器计时-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十五练：识别信号边沿

题目：请用verilog实现signal信号上升沿的识别，每识别到上升沿将flag信号拉高1个时钟周期
答案：
解析：signal信号经过“打一拍...

【verilog每日一练】第十五练：识别信号边沿-逻辑矩阵技术社区

【verilog每日一练】第十五练：识别信号边沿-逻辑矩阵技术社区

【verilog每日一练】第十五练：识别信号边沿-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十六练：reg型存储器声明（二维数组）

题目：声明一个位宽为8，深度为32的二维数组变量ram
答案：reg [7:0]ram[31:0];解析：reg ［wordsize ： 0］ array_name ［arraysize ： 0］;wordsize表示位宽，arraysize表示深度

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十八练：generate-for语句的使用

题目：若信号test_in[7:0]表示8bit测试信号，需定义8个计数器对每1bit输入信号进行计数，若其中1bit测试信号为高电平，则对应的...

【verilog每日一练】第十八练：generate-for语句的使用-逻辑矩阵技术社区

【verilog每日一练】第十八练：generate-for语句的使用-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第十九练：变量命名原则

题目：以下变量名定义不正确的是：
A、clk B、8counter C、_net D、bus_A
答案：B解析：verilog变量的命名由字母、下划线和数字三种字符构成，并且以英文字母或下划线开始，不能数字开始，且不能与关键字一致

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布6次阅读

【verilog每日一练】第二十二练：参数传递

题目：基于上一题目模块中定义的parameter参数，在例化该模块时实现参数传递
答案：
解析：通过模块例化可实现参数传递，若模...

【verilog每日一练】第二十二练：参数传递-逻辑矩阵技术社区

【verilog每日一练】第二十二练：参数传递-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV1-逻辑矩阵技术社区

17天前发布5次阅读

compile卡在saving to db

有没有大佬懂pdscompile时为什么卡在是saving to db？

compile卡在saving to db-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布4次阅读

【verilog每日一练】第十七练：reg型存储器应用（二维数组）

题目：用verilog将变量ram_in的数值赋值给ram的arraysize为1的单元
答案：
解析：arraysize表示深度，此处ram也可理解为32个...

【verilog每日一练】第十七练：reg型存储器应用（二维数组）-逻辑矩阵技术社区

【verilog每日一练】第十七练：reg型存储器应用（二维数组）-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV10-逻辑矩阵技术社区

5个月前发布4次阅读

【verilog每日一练】第二十练：case语句的使用

题目：用case语句实现8段数码管对应数字显示的控制，4bit的dig信号表示应显示的数字（0~9），8bit的seg信号表示数码管8段led的控...

【verilog每日一练】第二十练：case语句的使用-逻辑矩阵技术社区

【verilog每日一练】第二十练：case语句的使用-逻辑矩阵技术社区

【verilog每日一练】第二十练：case语句的使用-逻辑矩阵技术社区

FPGA初学者园地

评分

等级-LV1-逻辑矩阵技术社区

29天前发布2次阅读

如何调用carry进位链

如何调用carry进位链

项目协作与反馈

评分

上一页 1…10 1112跳转