逻辑矩阵技术社区
  • 社区首页
  • 论坛版块
  • 问答专区
  • 文档中心
    盘古22K
    盘古50K
    盘古50K实验例程
    盘古100K-MINI
    盘古676系列100Pro+
    RK3568+PG2L50H100H
    华强昇腾310B
    泰坦70H
    泰坦390H
    PGX-NANO
    PGX-NANO实验例程
    逻辑派z1
    盘古1/2K
    PGX-MINI_4K
    PGX-LITE_7K
    香芋派开源开发板PG2L25
    盘古EU22K
    盘古EU22K实验例程
    FPGA远程实验室
    盘古484系列
    盘古50Pro
    盘古100Pro
    其他资料
  • 资料获取
  • 视频学习教程
  • 商城
  • 远程硬件
  • 联系我们
发布
创建话题创建版块发布帖子
    • 登录
      注册
      找回密码

      快速登录

逻辑矩阵技术社区
  • 社区首页
  • 论坛版块
  • 问答专区
  • 文档中心
    盘古22K
    盘古50K
    盘古50K实验例程
    盘古100K-MINI
    盘古676系列100Pro+
    RK3568+PG2L50H100H
    华强昇腾310B
    泰坦70H
    泰坦390H
    PGX-NANO
    PGX-NANO实验例程
    逻辑派z1
    盘古1/2K
    PGX-MINI_4K
    PGX-LITE_7K
    香芋派开源开发板PG2L25
    盘古EU22K
    盘古EU22K实验例程
    FPGA远程实验室
    盘古484系列
    盘古50Pro
    盘古100Pro
    其他资料
  • 资料获取
  • 视频学习教程
  • 商城
  • 远程硬件
  • 联系我们
登录
注册
找回密码

快速登录

  • 关注
  • 综合
  • 版块
  • 热门
  • 精华
  • 问答
  • 投票
  • 最新回复
  • 最高评分
  • 栏目

快乐星猫的头像-逻辑矩阵技术社区
快乐星猫等级-LV1-逻辑矩阵技术社区
6个月前发布4次阅读
关注私信

wifi:驱动回滚后的稳定性观察

rtl8723du宿舍路由器宿舍自购路由器与校园网策略不完全兼容,回滚驱动后稳定性更好。建议汇总日志并与网管沟通。
SOPC工具与资源
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布4次阅读
关注私信

【verilog每日一练】第十三练:计数器计时

题目:已知外部输入时钟信号clk为50MHz,请用verilog实现计数器的计时1秒钟,每间隔1秒输出一个clk时钟周期的脉冲信号flag,参考...
【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区【verilog每日一练】第十三练:计数器计时-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布4次阅读
关注私信

【verilog每日一练】第十六练:reg型存储器声明(二维数组)

题目:声明一个位宽为8,深度为32的二维数组变量ram
答案:reg [7:0]ram[31:0];解析:reg [wordsize : 0] array_name [arraysize : 0];wordsize表示位宽,arraysize表示深度
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布4次阅读
关注私信

【verilog每日一练】第十八练:generate-for语句的使用

题目:若信号test_in[7:0]表示8bit测试信号,需定义8个计数器对每1bit输入信号进行计数,若其中1bit测试信号为高电平,则对应的...
【verilog每日一练】第十八练:generate-for语句的使用-逻辑矩阵技术社区【verilog每日一练】第十八练:generate-for语句的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布4次阅读
关注私信

【verilog每日一练】第十九练:变量命名原则

题目:以下变量名定义不正确的是:
A、clk B、8counter C、_net D、bus_A
答案:B解析:verilog变量的命名由字母、下划线和数字三种字符构成,并且以英文字母或下划线开始,不能数字开始,且不能与关键字一致
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布3次阅读
关注私信

【verilog每日一练】第十五练:识别信号边沿

题目:请用verilog实现signal信号上升沿的识别,每识别到上升沿将flag信号拉高1个时钟周期
答案:
解析:signal信号经过“打一拍...
【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区【verilog每日一练】第十五练:识别信号边沿-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布3次阅读
关注私信

【verilog每日一练】第十七练:reg型存储器应用(二维数组)

题目:用verilog将变量ram_in的数值赋值给ram的arraysize为1的单元
答案:
解析:arraysize表示深度,此处ram也可理解为32个...
【verilog每日一练】第十七练:reg型存储器应用(二维数组)-逻辑矩阵技术社区【verilog每日一练】第十七练:reg型存储器应用(二维数组)-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
小眼睛FPGA的头像-逻辑矩阵技术社区
小眼睛FPGA徽章-高分星秀-逻辑矩阵技术社区等级-LV10-逻辑矩阵技术社区
3个月前发布2次阅读
关注私信

【verilog每日一练】第二十练:case语句的使用

题目:用case语句实现8段数码管对应数字显示的控制,4bit的dig信号表示应显示的数字(0~9),8bit的seg信号表示数码管8段led的控...
【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区【verilog每日一练】第二十练:case语句的使用-逻辑矩阵技术社区
FPGA初学者园地
评分
回复分享
上一页1…101112跳转

  • 热门推荐

用户36208078的头像-逻辑矩阵技术社区

用户36208078徽章-初出茅庐-逻辑矩阵技术社区15天前0

大佬,要把例程代码用在PG2L-200H上的话,DDR3要改哪些约束文件的代码呀。我目前是LED0闪烁,LED1不亮
Lily_ta的头像-逻辑矩阵技术社区

Lily_ta徽章-初出茅庐-逻辑矩阵技术社区22天前0

爬 windriver
用户18695659的头像-逻辑矩阵技术社区

用户18695659徽章-初出茅庐-逻辑矩阵技术社区22天前0

https://blog.csdn.net/qq_69725643/article/details/160566716?fromshare=blogdetail&sharetype=blogdetail&sharerId=160566716&sharerefer=PC&sharesource=qq_69725643&sharefrom=from_link
用户18695659的头像-逻辑矩阵技术社区

用户18695659徽章-初出茅庐-逻辑矩阵技术社区22天前0

https://blog.csdn.net/qq_69725643/article/details/160566716?fromshare=blogdetail&sharetype=blogdetail&sharerId=160566716&sharerefer=PC&sharesource=qq_69725643&sharefrom=from_link;这里有解决方法
dongqun的头像-逻辑矩阵技术社区

dongqun徽章-初出茅庐-逻辑矩阵技术社区22天前0

有没有实现pcie的异步 FIFO的ip核的压缩包资源啊?
用户87517395的头像-逻辑矩阵技术社区

用户8751739523天前0

请问你这个问题解决了吗?我也碰到类似的了
用户12529378的头像-逻辑矩阵技术社区

用户1252937825天前0

哪里会出问题呀
zhao123456的头像-逻辑矩阵技术社区

zhao123456徽章-初出茅庐-逻辑矩阵技术社区26天前0

你好,请问你是怎么解决的
  • 逻辑矩阵技术社区

    逻辑矩阵技术社区

    逻辑矩阵技术社区是硬核工程师的聚集地,聚焦ARM、FPGA、SOPC与AI算力,覆盖从芯片到系统的全链路技术,共创未来。
  • 友链申请 免责声明 广告合作 关于我们

    Copyright © 2025 ·  粤ICP备2022019881号-2
  • 扫码加客服微信-逻辑矩阵技术社区

    扫码加客服微信

    扫码关注订阅号-逻辑矩阵技术社区

    扫码关注订阅号
创建话题创建版块发布帖子
在手机上浏览此页面

登录
没有账号?立即注册
手机号或邮箱
验证码
账号密码登录
用户名/手机号/邮箱
登录密码
找回密码 | 免密登录

社交账号登录

注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
设置密码
扫码登录
使用其它方式登录或注册扫码登录